USB2.0接口和DSP构成的高速数据采集系统的分析和设计
USB2.0 接口和 DSP 构成的高速数据采集系统的分析和设计
【摘 要】本文主要阐述了 USB2.0 接口和 DSP 构成的高速数据采集系统的工作
原理、结构组成及其设计与实现。为达到设计的要求，详细地对其系统组成器件
的选择及其特性和硬件的连接作了说明。重点介绍了 USB 技术及其软件设计。在
这部分中，介绍了讲述了相关的主机接口，这类接口简化了主机内部客户软件
与设备应用之间的通信。本章所涉及的具体实例部分只是作为例子，以阐述主机
系统响应 USB 设备请求的行为。USB 主机可以提供不同的软件系统实现方法，
完成相应的主机操作。系统软件设计过程中常见故障的分析。
【关键词】USB2.0 接口 DSP 高速数据采集系统
The Analysis and Design That USB2.0 Connects the High-speed Data
That and DSP Donstitute to Collect the System
Abstract This text mainly elaborated that the USB2.0 connects the high-speed data that and DSP
constitute to collect the work principle, structure of the system to constitute and it designs with the
realization. In order to attain the request of design, detailed as to it's the system constituted the choice
of the machine piece and the conjunction of the hardwares to make the elucidation. The point
introduced technique of USB and its software designs. In this section describes the host interfaces
necessary to facilitate USB communication between a software client, resident on the host, and a
function implemented on a device. The implementation described in this chapter is not required. This
implementation is provided as an example to illustrate the host system behavior expected by a USB
device. A host system may provide a different host software implementation as long as a USB device
experiences the same host behavior . In the system software design process the analysis of the familiar
breakdown.
Key words USB2.0 interfaces DSP The high-speed data collects the system
1
一 绪言
随着数字信号处理理论和计算机的不断发展，现代工业生产和科学技术研究都需要借
助于数字处理方法。进行数字处理的先决条件是将所研究的对象进行数字化，因此数据采
集与处理技术日益得到重视。在图像处理、瞬态信号检测、软件无线电等一些领域，更是要
求高速度、高精度、高实时性的数据采集与处理技术。现在的高速数据采集处理卡一般采用
高性能数字信号处理器（DSP）和高速总线技术的框架结构。DSP用于完成计算量巨大的实
时处理算法，高速总线技术则完成处理结果或者采样数据的快速传输。DSP主要采用TI或者
ADI公司的产品，高速总线可以采用ISA、PCI、USB等总线技术。目前，使用比较广泛的是
PCI总线，虽然其有很多优点，但是存在如下严重缺陷：易受机箱内环境的影响，受计算机
插槽数量的地址、中断资源的限制而不可能挂接很多设备等。USB总线由于具有安装方便、
传输速率高、易扩展等优点，其中USB2.0标准有着高达4800bps的传输速率，已经逐渐成为
计算机接口的主流。本设计是一个采用USB2.0接口和高性能DSP的高速数据采集处理系统，
主要是为光纤通信中密集波分复用系统的波长检测与调整所设计的，也可以应用于像图像
处理、雷达信号处理等相关领域。
二 系统原理及器件选用
（一）系统原理及简介
整个高速数据采集处理系统的硬件构成为：高速 ADC、高速大容量数据缓冲存储器、高
性能 DSP 和USB2.0 接口。系统组成的原理框图如图 2-1 所示。
图2-1 系统组成的原理框图
外界输入信号经 A/D 采样后，采集到的数据先保存在高速数据缓存中，数据采集结束
后DSP 从缓存中读取数据开始信号处理。信号处理的算法已编成程序保存在外部的 Flash 芯
片上，供 DSP 上电读程序到其内部 RAM 单元，全速运行程序。信号处理后的数据通过
USB2.0 接口依次传送到主机方，把数据数值存储在 PC 机内。
（二）系统组成器件的选择
高性能 DSP 采用 TI 公司的 TMS320C6000 系列定点 DSP 中的 TMS320C6203B；高速
ADC 采用 TI 公司的 ADS5422，12 位采样，最高采样频率为 105MHz；PC 机接口采用
USB2.0，理论最大数据传输速率为 480Mbps，器件选用 Cypress 公司 EZ-USB FX2 系列中
的CY7C68013；数据缓冲采用 IDT 公司的高速大容量 FIFO 器件 IDT72V2113；程序存储在
Flash 存储器中，器件选用 SST291E010。下面逐一介绍各个器件的主要特性。
1．高速 A/D 转换器
高速 A/D 转换器选用美国 TI 公司生产的高速并行14 位模数转换器ADS5422，其最高
采样频率达到 62MHz，采样频率为 100MHz 时，SNR（信躁比）为 72dB，SFDR（寄生动
态范围）为 85dB。模拟信号输入可以是单端输入方式或者差分输入方式，最高输入信号峰
2
PC
USB 接口 DSP 缓存
FLASH 高速
ADC
峰值为 4V，单一 5V 电源供电。输出数字信号完全兼容3.3V 器件，并且提供输入信号满量
程标志以及输出数字信号有效标志，从而方便和其它器件的连接。
2．高速缓存 FIFO
高速缓存是系统中的一个关键环节。IDT72V2113 是由美国 IDT 公司生产的高速大容量
先进先出存储器件（FIFO）。其最高工作频率为 133MHz；容量为 512KB，可以通过引脚
方便的将容量设置成512K×9bit 或者 256K×18bit 两种方式；IDT72V2113 可以设置标准工
作模式或者 FWFT（Fist Word Fall Through）工作模式，并提供全满、半满、全空、将满以及
将空等五种标志信号，非常方便进行容量扩展。
大容量数据存储是高速数据采集系统迫切需要解决的问题，例如，一个 20M 采样速率、
8位的 ADC，在一秒钟的时间内所采集到的数据量是 20M 字节，虽然 IDT72V2113 的单片
容量是 512K×9bit，可以很好的满足一般的数据采集系统的需要，但是，对于高速、无间隔
的数据采集系统来说，一片的容量是不够的。IDT72V2113 便于扩展的特性可以很容易地解
决这个问题，而且不需要外部控制电路，连接简单、可靠，很方便电路设计及软件开发。其
容量扩展可以分为字长扩展和深度扩展。
IDT72V2113 的字长扩展比较简单，只要把各个芯片的控制信号连在一起就可以实现。
这里需要注意的是 EF/IR 和FF/OR 两个引脚，在标准模式下这两个管脚的功能为 EF 和
FF，把各个芯片这两个管脚分别相与；在 FWFT 模式下，这两个管脚功能为 IR 和OR，把
各个芯片的这两个管脚分别相或，这样就可以确保同步读写每一个 IDT72V213。
IDT72V2113 的深度扩展方式仅适用于 FWFT 工作模式。其中，传输时钟可以选择写时
钟和读时钟中频率较高的那个时钟信号。工作原理为：当有数据写入第一片 FIFO 中后，其
输出允许信号（OR）低有效，从而使第二片 FIFO 的写使能信号有效；同时，只要第二片
FIFO 中仍有空间，它的输入允许信号（IR）低有效，从而使第一片 FIFO 的读使能信号
（REN）有效，这样，在传输时钟的驱动下，数据由第一片 FIFO 向第二片 FIFO 传送，直
到第二片 FIFO 写满为止，以后的数据将储存在第一片 FIFO 中。通过深度扩展，两片
IDT72V2113 可形成容量为 1M×9 bit 的数据缓冲。
IDT72V2113 不仅可以通过字长扩展和深度扩展来实现容量扩展，而且可以将两者结
合起来，进行更大容量的扩展，如用四片IDT72V2113 扩展成容量为 1M 18 bit 的数据缓冲。
3．高性能 DSP 处理器
DSP 是 整 个 采 集系 统 的 核 心 。TMS320C6203B 是TI 公 司 高 性 能 数 字 信号 处 理 器
TMS320C6000 系列的一种，采用修正的哈佛总线结构，共有一套256 位的程序总线、两套
32 位的程序总线和一套32 位的 DMA 专用总线；内部有 8个功能单元可以并行操作，工作
频率最大为 300M，最大处理能力为2400MIPS；内部集成了丰富的外围设备接口，如外部
存储器接口（EMIF）、外部扩展总线（XB）、多通道缓冲串口（McBSPS ）和主机接口
（HPI），与外部存储器、协处理器、主机以及串行设备的连接非常方便。
TMS320C6203B 的DMA 控制器有以下特点：共有4个通道，32 位寻址能力，可以对
存储器映射空间的任何一个区域进行访问；传送数据支持 8位、16 位和 32 位字长；灵活的
地址产生方式，支持多帧传输方式；每次传输完毕后，可以进行 DMA 通道的自动初始化；
传输操作可以由选择的同步事件触发。DMA 寄存器的设置包括以下几个寄存器：通道的主、
副控制寄存器，通道的源地址、目的地址寄存器，通道传输计数寄存器，DMA 全局地址寄
存器，DMA 全局索引寄存器，DMA 全局计数重载寄存器。
TMS320C6203B 的外部扩展总线（XB）宽度为 32 位，可以连接外部异步设备、异步或
同步 FIFO、PCI 控制器和其他一些外部控制器。外部扩展总线由 I/O 总线和主机口接口组成。
I/O 总线有异步 I/O 工作模式和同步 FIFO 工作模式，其中同步 FIFO 模式与标准同步 FIFO
可以实现无缝连接，可以同时无缝实现四个FIFO 写借口或者实现三个FIFO 写接口及一个
3
摘要：
展开>>
收起<<
USB2.0接口和DSP构成的高速数据采集系统的分析和设计【摘要】本文主要阐述了USB2.0接口和DSP构成的高速数据采集系统的工作原理、结构组成及其设计与实现。为达到设计的要求，详细地对其系统组成器件的选择及其特性和硬件的连接作了说明。重点介绍了USB技术及其软件设计。在这部分中，介绍了讲述了相关的主机接口，这类接口简化了主机内部客户软件与设备应用之间的通信。本章所涉及的具体实例部分只是作为例子，以阐述主机系统响应USB设备请求的行为。USB主机可以提供不同的软件系统实现方法，完成相应的主机操作。系统软件设计过程中常见故障的分析。【关键词】USB2.0接口DSP高速数据采集系统TheAnal...
相关推荐
-
2024年党建工作要点工作计划5篇供参考
2023-12-16 999+ -
2025年专题生活会对照带头严守政治纪律和政治规矩，维护党的团结统一等“四个带头方面”个人对照检查发言材料4110字文稿
2024-12-21 999+ -
2025年医保局局长、科技局领导干部专题“四个带头”方面对照检查材料2篇例文（附：反面典型案例剖析情况）
2025-02-09 459 -
2025年国有企业党委书记、市总工会党组书记民主生活会“四个带头”方面对照个人检查发言材料2篇文(附：典型案例、上年度整改+个人情况)
2025-02-09 507 -
2025年市委组织部部长、教育局党委书记生活会“四个带头”个人对照检查发言材料2篇文(典型案例+个人事项)
2025-02-09 627 -
2025年市财政局党组书记、局长、市检察院党组领导班子对照“四个带头”方面生活会个人对照检视发言材料2篇文（含以案为鉴反思、以案促改促治方面）
2025-02-09 509 -
市检察院党组、市财政局领导班子2025年生活会对照“四个带头”方面检视发言材料2份文【含以违纪行为为典型案例剖析】
2025-02-09 461 -
2025年市财政局领导对照“四个带头”生活会检视发言材料2篇例文【含以违纪行为为典型案例剖析】
2025-02-09 586 -
单位领导班子2025年聚焦“四个带头”生活会对照检查材料2篇文(含：典型案例剖析反思、落实意识形态责任制)
2025-02-09 758 -
2025年镇党委副书记、市科学技术局领导班子生活会对照“四个带头”检视材料2篇文【含违纪行为典型案例分析】
2025-02-09 257
作者：闻远设计
分类：非标机械电气自动化
价格：20光币
属性：30 页
大小：335.47KB
格式：DOC
时间：2023-06-28
