33625字硕士毕业论文基于SoCs结构的测试访问机制的研究与实现

3.0 闻远设计 2023-07-14 142 4 15.22KB 2 页 2光币

侵权投诉

33625 字硕士毕业论文基于 SoCs 结构的测试

访问机制的研究与实现

论文概述：

本文是计算机论文，本文灵活将计算机 CPU 毫微程序控制器的设计思想应用到 SoC 测试问题

“中，结合测试访问机制与测试封装结构协同优化，创新性地提出了固定带宽取模重排序算

”法。

论文正文：

第一章引言 1.1 课题研究的背景和意义随着设计和制造技术的发展，集成电路已经从晶体管发

展到逻辑门阵列集成，发展到当今基于多路复用嵌入式知识产权(Intellectual Property)核心的集

成设计，即片上系统(SoC) 设计技术此外，超深亚微米技术的进步伴随着 SoC 复杂性的增加。

当前的 SoC 可能是未来的知识产权核心。在某些情况下，为了满足复杂功能设计的要求，知识

产权核心逐渐发展成为自己的结构，由嵌入式核心集成而成。由这种嵌入式芯片结构形成的

SoC 是分层设计的 SoC，简称 SoC 分层嵌入式设计技术在片上系统的应用中具有许多优势。首

先，基于知识产权复用的原则，大大提高了开发效率，缩短了开发时间，同时明显节约了开发

成本同时，复杂性的增加给测试集成带来了新的挑战。因此，近年来 SoC 测试相关问题逐渐

引起研究者的关注。一些研究完全采用传统的 SoC 测试方法来解决 SoC 测试问题。事实证明，

这种不加改进的直接应用方法有许多局限性。在集成电路的开发过程中，历史经验告诉我们，

测试问题在产品开发过程中占有举足轻重的地位。在产品开发的每个阶段，测试问题不可避免

地伴随着不同的程度。 SoCs 复杂的逻辑结构注定了测试过程的复杂性。从宏观角度来看，测

试访问控制和测试优化是两个主要的研究方向。首先，将基于知识产权核心重用的嵌入式核心

集成到 SoCs 结构中后，知识产权核心就深深地嵌入到 SoCs 结构中。IP 核的输入和输出引脚不

能一个接一个地直接连接到 SoCs 的每个端口。通常，IP 核心端口的数量远远超过 SoCs 端口的

数量，这给被测核心的测试访问和控制带来许多问题。因此，如何通过测试集成策略实现待测

内核的测试访问控制，是实现测试可控性和可观测性的基本问题此外，在满足可控和可观测设

计的前提下，如何优化测试集成方法非常重要。在测试集成优化方面，根据 ITRS(国际半导体

技术路线图) 国际半导体技术发展指南的预测，芯片测试成本将超过制造成本。 1.2 研究状态测

试向量图、测试包装器和测试访问机制(TAM)是SoCs 测试中三个最重要的测试结构组件，其

中外壳和TAM 的设计和优化是测试时间和成本的决定性因素。IEEE P1500 标准只提供测试包

的功能约束，具体的实现策略和构建方法需要由测试人员自己设计和实现。那么，如何设计有

效的测试包结构和 TAM 测试策略就成了 SoCs 测试问题的焦点。通过对SoC 测试集成系统各

个问题的研究和探索，包括标准测试包结构功能的实现、TAM 测试策略和测试调度控制不考

虑待测 SoC 的具体组成，SoC 测试优化问题主要概括为测试集成优化和核试验调度控制两大问

题。 1.2.1 国外研究状态测试包CTW(Core Test Wrapper)，简称测试包装，是待测内核与外部逻

辑之间的接口单元。当要测试的内核处于正常操作模式时，测试包装对集成器是透明的。当要

测试的核处于测试模式时，测试包装器的一个功能是将要测试的核与外部逻辑结构隔离，并确

保要测试的 IP 核和其他逻辑不会相互干扰同时，主要用于实现测试向量的传入和传出。标准

测试外壳结构应满足三种工作模式的要求，包括内部和外部测试和功能模式。典型的测试包结

构最初由van ma 等人提出，测试外壳由marinissen 等人提出。基于标准化测试标准和提高测

试访问结构兼容性的思想，IEEE 工作组制定了 IEEE 1500 IP 核心测试标准，为 SoC 测试提供

了可扩展的测试访问接口标准和客观的评估系统基准。测试封装(Test encapsulation)是实现

TAM 和被测内核之间测试访问接口的逻辑结构。其功能主要是完成测试刺激的应用和测试反

应的收集。有效的测试访问接口设计可以大大节省测试时间，降低测试成本。因此，测试外壳

的设计自然是SoCs 测试问题研究的重点。第二章SoC 测试相关技术概述 2.1 简介传统 SoC 结

构由知识产权核心组成。随着电子技术的飞速发展和知识产权核心集成过程的日益复杂，越来

越多的知识产权核心本身由知识产权核心嵌套而成，从而在层次结构上形成了 SoC 嵌套SoC。

这样形成的分层 SoC 结构就是 SoC 结构本章基于传统 SoC 测试的相关理论。主要介绍 SoCs 测

试问题的基本理论知识，包括测试性理论设计、ITC’02 测试基准结构、IEEE std 1500 测试标准

等2.2 可测性设计理论如今，在 SoC 的设计过程中，始终不可避免地存在测试问题。一般来

说，测试过程分为两个步骤:第一步是芯片未封装前的晶圆测试。该过程将剔除不合格产品，

通过测试并封装的芯片将进行第二步测试，即生产测试因此，无论测试过程的哪一步，我们都

必须考虑如何确保芯片具有可测量的特性。同时，可测性设计是影响产品质量、测试时间和生

产成本的重要环节2.2.1 可测性设计的基本概念这是一个宽泛的概念，包括众多混乱的专业术

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

2 光币 4人已下载

立即下载

摘要：

33625字硕士毕业论文基于SoCs结构的测试访问机制的研究与实现论文概述：本文是计算机论文，本文灵活将计算机CPU毫微程序控制器的设计思想应用到SoC测试问题“中，结合测试访问机制与测试封装结构协同优化，创新性地提出了固定带宽取模重排序算”法。论文正文：第一章引言1.1课题研究的背景和意义随着设计和制造技术的发展，集成电路已经从晶体管发展到逻辑门阵列集成，发展到当今基于多路复用嵌入式知识产权(IntellectualProperty)核心的集成设计，即片上系统(SoC)设计技术此外，超深亚微米技术的进步伴随着SoC复杂性的增加。当前的SoC可能是未来的知识产权核心。在某些情况下，为了满足复杂...

展开>> 收起<<

33625字硕士毕业论文基于SoCs结构的测试访问机制的研究与实现.docx

共2页,预览1页

还剩页未读，继续阅读

33625字硕士毕业论文基于SoCs结构的测试访问机制的研究与实现

相关推荐

开通VIP享超值会员特权

作者详情

相关内容

推荐作者

热门标签

举报选择: